Auf dem IEEE International Electron Devices Meeting 2003 (IEDM) in Washington, DC, gab AMD weitere Details seiner SOI-Transistorentwicklung (Silicon-on-Insulator) der nächsten Generation bekannt. Darüber hinaus lieferte das Unternehmen neue Informationen über den erfolgreichen Einsatz seiner SOI Technologien in aktuellen Mikroprozessoren.
“Dieser SOI-Transistor der nächsten Generation vereint auf einzigartige Weise mehrere von AMDs bedeutendsten Innovationen in einem Design. Dieses wichtige Ziel haben wir im Rahmen unserer Forschungsarbeiten erreicht, um den Anforderungen unserer Kunden nach Prozessoren mit niedrigerer Verlustleistung und höherer Leistung heute und in Zukunft gerecht zu werden,” so Craig Sander, AMDs Vice President Process Technology Development. AMDs neue Transistorentwicklung soll viele Probleme lösen, denen die Halbleiterbranche bei 45-nm-Technologiegenerationen (oder 45-nm-“Node”) gegenüber steht.
“Bei der Verkleinerung der Transistorgeometrien entstehen bei jeder neuen Technologiegeneration zusätzliche Herausforderungen. Dabei ist die Reduzierung des Leckstromes im ausgeschalteten Zustand des Transistors nur ein Problem. Ebenso wichtig, ist die Maximierung des Stromflusses im eingeschalteten Zustand des Transistors,” so Ming-Ren Lin, AMD Fellow. “Während sich die Forschungsarbeiten anderer Unternehmen mit diesen Problemen meist auf individueller Basis beschäftigen, adressiert AMDs Konzept alle Herausforderungen als integriertes Ganzes”, meinte Fellow weiter.
Der Branchen-Fahrplan für die Strukturverkleinerung (International Technology Roadmap for Semiconductors) prognostiziert, dass die effektiven Gate-Längen von Transistor-Gates, die primären, für das Ein- und Ausschalten des Stromes zuständigen Bestandteile eines Transistors, bis auf 20 nm verkleinert werden müssen, um die gewünschten Leistungsvorgaben bei der 45-nm-Generation zu erfüllen. Die kleinsten Gate-Längen von AMDs CPUs betragen derzeit etwa 50 nm.
Während heutige Transistoren lediglich mit einem Gate ausgestattet sind, soll AMDs neue Transistorentwicklung drei Gates nutzen. Darüber hinaus beinhalte das neue Transistordesign mehrere Innovationen, die eine kontinuierliche Skalierung der Transistor-Gates bis auf 20 nm und darunter ermöglichen, so AMD. Zugleich soll die neue Transistorentwicklung mit höheren Frequenzen arbeiten als bisherige Transistoren sowie mit niedrigeren Leckströmen. Ferner kommt AMDs neuer Transistor nach eigenen Angaben ohne so genannte “High-k” Gate Dielektrika aus. Bei diesen konnten laut AMD negative Einflüsse auf die Transistorleistung nachgewiesen werden.
Diesen Artikel bookmarken oder senden an ...
