AMD präsentiert ARM-Opteron Seattle auf der Hot Chips 26
Auf der derzeit stattfindenden Prozessorkonferenz Hot Chips präsentierte AMD Details zu ihrem ersten ARM-SoC, der Ende des Jahres auf dem Markt erwartet wird.
Wie bereits länger bekannt, basiert der Chip auf vorgefertigten Komponenten von ARM, insbesondere auf ARMs Cortex-A57-Kernen, von denen maximal acht verbaut werden. Wie es sich für einen vollwertiges System gehört, befinden sich außerdem weitere I/O‑Komponenten auf dem Chip: zwei Speicherkanäle (wahlweise im DDR3- oder DDR4-Betrieb), zwei 10-Gbit-Ethernet-Anschlüsse, ein Gbit-Anschluss für eine sichere Verbindung zum Trustzone-ARM5-Kern sowie acht PCIe‑3.0‑Leitungen und acht SATA3-Anschlüsse.
Außerdem verweist AMD nochmals auf die Gründe für den Schwenk hin zur ARM-Architektur. Demnach verursachten viele Serverapplikationen nur eine geringe Prozessorlast, welche somit von relativ schwachen ARM-Kernen problemlos erledigt werden kann. Im Gegenzug erhält man dafür eine höhere Energieeffizienz, die umso stärker ins Gewicht fällt, je mehr CPUs verwendet werden. Da Serverfarmen bekanntlich aus tausenden Systemen und noch mehr CPUs bestehen, ist AMDs Ansatz nachvollziehbar.
Es wird erwartet, dass AMD auch seine eigene Verbindungstechnologie “Freedom Fabric” integriert, die durch Zusatzchips auf den von Seamicro übernommenen Servern bereits Verwendung finden. Dadurch könnte die Energieeffizienz durch das gemeinsame Nützen von I/O‑Anbindungen weiter gesteigert werden. Jedoch gibt es zu diesem Zeitpunkt dazu keine offiziellen Verlautbarungen.
Als Caches stehen jedem Cortex-A57-Kern 48 kB L1-Instruktions- und 32 kB-L1-Datencache zur Verfügung. Zwei Kerne teilen sich auf der nächsten Stufe dann ein Megabyte L2-Cache (also 4 MB L2-Cache insgesamt für 8 Kerne), der L3-Cache ist 8 MB groß. Wie es sich für einen Serverprozessor gehört, sind alle Datencaches durch ECC abgesichert.
Bereits erwähnt wurde die Unterstützung von DDR3- oder DDR4-Speichermodulen, letztere tauchten gerade auf dem deutschen Markt auf. Wie schon bei den Caches versteht sich die Unterstützung von ECC, sodass pro Kanal 72 Bit pro Takt übertragen werden. Als maximale Speichergröße gibt AMD 128 Gigabyte bei Einsatz von registered Modulen an. Der DRAM-Controller wird mit einem Viertel des Speichertaktes betrieben, d.h. um 400 Mhz.
Eine weitere erwähnenswerte Komponente von Seattle ist der Systemkontrollprozessor (SCP). Durch diesen wird die Verwendung von ARMs Trustzone-Sicherheitslösung ermöglicht. Technisch handelt es sich dabei um einen kleinen ARM-Cortex-A5-Prozessor, der über speziell geschützte Speicherbereiche verfügt. Damit werden diverse Bezahlmodelle ermöglicht, die aus Kundensicht umstritten sind, da sie eine explizite Zuordnung des Computersystems ermöglichen.
Nicht nur dem SCP, sondern auch normalen Applikationen, die auf den Cortex-A57-Kernen laufen, steht ein zusätzlicher Kryptographiecoprozessor zur Verfügung. Dieser beherrscht alle zurzeit gängigen Verschlüsselungstechnologien. Durch die Auslagerung der Verschlüsselungsberechnung in einen speziell dafür konstruierten Koprozessor wird die Energieeffizienz abermals gesteigert.
Ein Die-Foto hat AMD leider noch nicht veröffentlicht, dafür zeigen sie aber immerhin den Grundriss des Chips:
Wie man sieht, besteht die Mitte aus einer Cacheinsel bestehend aus L2- und L3-Zellen, die Kerne und die Anschlüsse für die I/O‑Leitungen befinden sich an den Rändern. Im linken oberen Eck befindet sich ein großer, freier Block, hinter dem sich aber auch die Freedom-Fabric-Logik verstecken könnte.
Fazit
AMD beweist mit Seattle, ein ARM-Design auf die Beine stellen zu können. Vor dem Hintergrund, dass AMD erstens schon komplexere Chips und zweitens deutlich kleinere Firmen ebenfalls ARM-SoCs zeigen konnten, hat diese Nachricht allein wenig Neuigkeitswert. Jedoch zeigt AMD mit ihrem Gesellenstück, dass sie ARM-Systeme ernst nehmen. Richtig interessant wird es dann mit den Nachfolgeprojekten mit AMD K12-Kernen werden, dem ersten eigenen ARM-Design. Die Grundlage dafür schafft Seattle aber bereits heute.
Links zum Thema:
- Erste DDR4-RAM-Module am deutschen Markt aufgetaucht ()
- AMD verkündet die Verfügbarkeit von 64-Bit ARM-Opteron Entwickler-Kits ()
- AMD Unveils Ambidextrous Computing Roadmap ()
- AMD aktualisiert Langzeitplanung: AMD K12 in Arbeit ()
- Details zu AMDs Seattle-Opteron A1100: Auch 16 Kerne im Plan ()